通过对抗性功率轨迹的规避性硬件木马
密码学与安全
2024-01-05 v1 硬件体系结构
机器学习
摘要
集成电路（IC）供应链的全球化，受上市时间和成本考虑驱动，使得IC容易受到硬件木马（HT）的攻击。针对这一威胁，一种有前景的方法是使用基于机器学习（ML）的侧信道分析，其优势在于是一种非侵入式方法，并且能够在无金芯片设置下高效检测HT。在本文中，我们质疑了通过侧信道分析进行基于ML的HT检测的可信度。我们引入了一种硬件木马混淆（HTO）方法，使HT能够绕过这种检测方法。我们的方法的一个关键方面是，不是通过模拟的对抗性轨迹在理论上误导模型，而是设计和实现作为电路一部分的对抗性噪声，与HT一起。我们详细介绍了针对ASIC和FPGA的HTO方法，并使用TrustHub基准评估了我们的方法。有趣的是，我们发现对于ASIC设计，HTO可以仅用一个晶体管实现，以生成能够以100%效率欺骗防御的对抗性功率轨迹。我们还在Spartan 6 Xilinx FPGA上使用两种不同变体高效实现了我们的方法：（i）基于DSP切片的设计，和（ii）基于环形振荡器的设计。此外，我们评估了频域分析等对抗措施的效率，并表明一个自适应的攻击者仍然可以通过用频谱噪声预算约束设计来设计规避性的HTO。另外，虽然对抗训练（AT）对规避性HT提供了更高的保护，但AT模型遭受了相当大的效用损失，可能使其不适合此类安全应用。我们相信这项研究代表了在硬件安全背景下理解和利用ML漏洞的重要一步，我们将在网上公开所有资源和设计：https://dev.d18uu4lqwhbmka.amplifyapp.com
引用
@article{arxiv.2401.02342,
title = {Evasive Hardware Trojan through Adversarial Power Trace},
author = {Behnam Omidi and Khaled N. Khasawneh and Ihsen Alouani},
journal= {arXiv preprint arXiv:2401.02342},
year = {2024}
}