利用随机磁隧道结与二维 MoS2 FET 的集成片上 p-bit 核心的实验演示
介观与纳米尺度物理
2024-06-18 v2 新兴技术
摘要
概率计算是一种新颖的计算方案，在从优化到贝叶斯推理以及可逆布尔逻辑等多种应用中，比传统的基于 CMOS 的逻辑提供更高效的途径。概率比特（即 p-bit，概率计算的基本单元）是一种自然涨落的实体，需要可调随机性；通过将低势垒随机磁隧道结（MTJ）与晶体管电路耦合，实现了紧凑的实现。在这项工作中，通过将随机 MTJ 与二维 MoS FET 集成，首次在片上实现了显示电压可控随机性的关键 p-bit 构建模块。此外，在电路仿真的支持下，本工作对三晶体管一磁隧道结（3T-1MTJ）p-bit 设计进行了细致分析，评估各组件特性如何影响整体 p-bit 输出。这种对晶体管与 MTJ 特性之间相互作用的理解，对于构建完全可用的 p-bit 至关重要，使得本文提出的设计规则成为未来规模化片上 p-bit 网络实验实现的关键。
引用
@article{arxiv.2308.10989,
title = {Experimental demonstration of an integrated on-chip p-bit core utilizing stochastic Magnetic Tunnel Junctions and 2D-MoS2 FETs},
author = {John Daniel and Zheng Sun and Xuejian Zhang and Yuanqiu Tan and Neil Dilley and Zhihong Chen and Joerg Appenzeller},
journal= {arXiv preprint arXiv:2308.10989},
year = {2024}
}