基于图深度学习的电路去混淆运行时间估计

电路混淆是最近提出的一种防御机制，通过使用伪装门（即攻击者无法精确确定其功能的逻辑门）来保护数字集成电路免受逆向工程。存在有效的方案，如基于可满足性检查（SAT）的攻击，可以潜在地解密混淆电路，称为去混淆。去混淆运行时间可能跨度很大，从几毫秒到数千年甚至更长，具体取决于集成电路和伪装门的数量与布局。因此，准确预先估计去混淆运行时间对于防御者最大化该时间并优化其防御至关重要。然而，估计去混淆运行时间是一项具有挑战性的任务，原因在于：1）图结构电路的复杂性和异质性；2）攻击者用于去混淆的未知且复杂的机制。为应对上述挑战，本文提出了首个基于图深度学习技术预测去混淆运行时间的机器学习框架。具体而言，我们设计了一个新模型ICNet，包含新的输入层和卷积层，用于表征和提取集成电路的图频率，然后通过异质深度全连接层进行整合以获得最终输出。ICNet是一个端到端框架，能够自动提取去混淆运行时间的决定性特征。大量实验证明了其有效性和效率。