面向节能超导 CPU 的 ERSFQ 8 位并行二进制移位器
硬件体系结构
2019-05-01 v2
摘要
我们设计并测试了一种并行 8 位 ERSFQ 二进制移位器，它是节能超导 CPU 设计中的关键电路之一。该二进制移位器对 8 位操作数执行双向移位（SHIFT）指令。它由双向三端口移位寄存器构成，受两个（左、右）移位脉冲发生器控制，异步产生设定数量的移位脉冲。在第一个时钟周期，一个 8 位字被载入二进制移位器，一个 3 位移位操作数被载入所需的移位脉冲发生器。接着，该发生器以由内部发生器延迟约 30 ps 设定的重复频率，异步产生所需数量（0 至 7）的移位 SFQ 脉冲。这些 SFQ 脉冲被施加到二进制移位器的左（正）或右（负）输入端。最后，移位操作完成后，结果 8 位字进入并行输出。完整的 8 位 ERSFQ 二进制移位器由 820 个约瑟夫森结组成，使用 PSCAN2 进行了仿真与优化。它采用 MIT Lincoln Lab 10-kA/cm2 SFQ5ee 制造工艺并带高动力学电感层制造。我们已在 LSB-to-MSB 与 MSB-to-LSB 两种传播模式下对所有八个移位操作数成功测试了该移位器。对单个输入字的单次移位操作展现出直流偏置电流 +/-16% 的工作裕度。在直流偏置电流 +/-10% 裕度内，观测到该 8 位 ERSFQ 二进制移位器对大量穷举数据模式的正确功能。本文描述该设计并给出 ERSFQ 8 位并行二进制移位器的测试结果。
引用
@article{arxiv.1902.07836,
title = {ERSFQ 8-bit Parallel Binary Shifter for Energy-Efficient Superconducting CPU},
author = {A. F. Kirichenko and M. Y. Kamkar and J. Walter and I. V. Vernik},
journal= {arXiv preprint arXiv:1902.07836},
year = {2019}
}
备注
4 pages, 6 figures, 22 references. Presented at Applied Superconductivity Conference 2018 (ASC 2018), Oct. 28 - Nov. 2, 2018, Seattle, WA, USA. Paper 1EOr1C-07