面向 FPGA 的脉冲循环神经元能效实现
神经与进化计算
2026-05-13 v2
摘要
脉冲神经网络（SNN）在脉冲稀疏且神经元模型具有硬件友好性时，可比传统人工神经网络（ANN）降低能耗。然而，生物学忠实的模型往往在 FPGA 上实现成本太高，而极简单的模型（如 IR/LIF）又牺牲了神经元动力学。本文提出了一种用于 SNN 的 FPGA 加速器，采用 Spiking Recurrent Cell（SRC）神经元，在生物学可信度和硬件成本之间取得折中。我们提出了一组数学简化，消除代价高昂的单目运算（如 \textit{tanh}、\textit{exp}），通过缩放和分段定义近似避免浮点运算。整个网络以 VHDL 实现，并通过来源于 MNIST 数据集的脉冲轨迹进行验证。计算离线的权重矩阵直接存储在 LUT 寄存器中，无需任何适应。这证明了 SRC 神经元的鲁棒性。在时钟频率为 100 MHz 的 Artix-7 XC7A200T 上进行实验，参考实现以 220 图像的脉冲轨迹实现 96.31% 的准确率，处理时间为每位数字 1.7424 毫秒。随后我们通过缩短脉冲轨迹长度和量化突触权重至 4 位，探索准确率/能耗权衡，在 55 图像（5 位权重）下实现 93.32% 的准确率和 0.55 mJ 的能耗，在 44 图像（4 位权重）下实现 92.89% 的准确率和 0.45 mJ 的能耗。这些结果表明，基于 SRC 的 SNN 能在保持更丰富神经元动力学的同时，以较低能耗实现竞争性能。
引用
@article{arxiv.2605.10679,
title = {Energy-Efficient Implementation of Spiking Recurrent Cells on FPGA},
author = {Pascal Harmeling and Florent De Geeter and Guillaume Drion},
journal= {arXiv preprint arXiv:2605.10679},
year = {2026}
}
备注
16 pages, 7 figures