面向混合信号神经形态系统级芯片的节能CMOS忆阻突触
神经与进化计算
2018-04-23 v3
摘要
新兴的非易失性存储器（NVM）或忆阻器件，在与 CMOS 衬底上的混合信号集成电路高效集成时，有望实现节能的深度学习。尽管将忆阻神经形态系统级芯片（NeuSoCs）的愿景变为现实还需解决若干算法挑战，但器件与电路接口的问题亟需学界立即关注。本工作中，我们对 NeuSoC 系统进行能耗估计，并预测节能优化所需的电路与器件参数。同时，基于 CMOS 忆阻器仿真器概念的 CMOS 突触电路被提出作为一种系统原型方法，而实用忆阻器件正在开发中并有望与通用 CMOS 集成。所提出的混合信号忆阻突触可使用标准 CMOS 技术设计与制造，并为认知计算电路中的有趣应用打开了大门。
引用
@article{arxiv.1802.02342,
title = {Energy-Efficient CMOS Memristive Synapses for Mixed-Signal Neuromorphic System-on-a-Chip},
author = {Vishal Saxena and Xinyu Wu and Kehan Zhu},
journal= {arXiv preprint arXiv:1802.02342},
year = {2018}
}
备注
This is a preprint of proceedings in IEEE International Symposium on Circuits and Systems (ISCAS), May 2018. Copyright 2018 IEEE. Personal use is permitted, but republication/redistribution requires IEEE permission. See \URL{http://www.ieee.org/publications\_standards/publications/rights/index.html} for more information