基于忆阻器-CMOS 混合电路的神经形态集成电路研究

忆阻器的忆阻值取决于流经其中的电荷量，当电流停止流过时，它会记住该状态。因此，忆阻器极其适合用于实现存储单元。与传统冯·诺依曼数字架构中存储与处理分离不同，忆阻器在神经形态电路中大有应用，因为可以将存储与处理耦合起来。神经网络具有分层结构，信息从一层传递到另一层，且每一层都具有高度并行性的可能。基于 CMOS-忆阻器的神经网络加速器通过利用这种并行性和模拟计算，提供了一种加速神经网络的方法。在本项目中，我们对基于忆阻器的编程电路的当前最先进实现进行了初步调研。对各种忆阻器编程电路和基本神经形态电路进行了仿真。我们项目的下一阶段围绕设计可用于设计神经网络的基本构建模块展开。最初设计了基于忆阻器电桥的突触加权模块和基于运算跨导器的求和模块。随后我们设计了用于引入受控非线性的激活函数模块。提出了基本整流线性单元模块和双曲正切函数的一种新实现。使用这些模块设计了一个人工神经网络以验证和测试其性能。我们还使用这些基本模块设计了卷积神经网络的基本层。卷积神经网络在图像处理应用中被广泛使用。核心卷积模块已被设计出来，并用作图像处理核以测试其性能。