DREAMPlaceFPGA-MP：面向具有级联形状与区域约束的现代 FPGA 的开源 GPU 加速宏布局器
硬件体系结构
2023-11-16 v1
摘要
FPGA 宏布局在现代 FPGA 物理设计流程中对可布线性与时序起着关键作用。在现代 FPGA 中，宏可能受到复杂的级联形状约束，要求实例被放置在连续位置上。此外，在实际 FPGA 宏布局场景中，设计可能具有各种区域约束，规定了某些设计实例与宏应被放置的边界。本工作中，我们提出 DREAMPlaceFPGA-MP，一种开源 GPU 加速的 FPGA 宏布局器，可在满足级联形状要求与区域约束的同时高效生成合法的宏布局。将级联形状中的多个宏视为一个大的单一实例，并将实例限制于各自区域，DREAMPlaceFPGA-MP 获得近似合法的布局。宏经过多步合法化以高效处理级联形状与区域约束。我们的实验结果表明，DREAMPlaceFPGA-MP 在 MLCAD 2023 FPGA 宏布局竞赛中位居前列。
引用
@article{arxiv.2311.08582,
title = {DREAMPlaceFPGA-MP: An Open-Source GPU-Accelerated Macro Placer for Modern FPGAs with Cascade Shapes and Region Constraints},
author = {Zhili Xiong and Rachel Selina Rajarathnam and Zhixing Jiang and Hanqing Zhu and David Z. Pan},
journal= {arXiv preprint arXiv:2311.08582},
year = {2023}
}