DRAM Bender：一种可扩展且通用的基于FPGA的基础设施，用于轻松测试最先进DRAM芯片
硬件体系结构
2025-10-21 v6 密码学与安全
摘要
为理解并改进DRAM的性能、可靠性、安全性与能效，先前工作研究了商用DRAM芯片的特性。遗憾的是，能够进行此类研究的最先进开源基础设施已过时、支持不佳或难以使用，或其灵活性不足限制了可开展的研究类型。我们提出DRAM Bender，一种基于FPGA的新基础设施，可对最先进DRAM芯片开展实验研究。DRAM Bender同时提供三大关键特性。第一，DRAM Bender能够通过低层接口直接与DRAM芯片交互。这允许用户以任意顺序发出DRAM命令，并相较其他开源基础设施具有更细粒度的时间间隔。第二，DRAM Bender提供易用的C++与Python编程接口，使用户能快速轻松地开发各类DRAM实验。第三，DRAM Bender易于扩展。其模块化设计允许以极少工作量扩展以（i）支持现有与新兴DRAM接口，以及（ii）运行于新的商用或定制FPGA板。为证明DRAM Bender是一种通用基础设施，我们开展了三项案例研究，其中两项对DRAM RowHammer漏洞得出新观察。特别地，我们表明DRAM Bender支持的数据模式相较先前工作常用的数据模式，在受害行上揭示了更大规模的位翻转。我们通过将DRAM Bender实现于五款不同FPGA（支持DDR4与DDR3）来展示其可扩展性。DRAM Bender可在https://github.com/CMU-SAFARI/DRAM-Bender免费公开获取。
引用
@article{arxiv.2211.05838,
title = {DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips},
author = {Ataberk Olgun and Hasan Hassan and A. Giray Yağlıkçı and Yahya Can Tuğrul and Lois Orosa and Haocong Luo and Minesh Patel and Oğuz Ergin and Onur Mutlu},
journal= {arXiv preprint arXiv:2211.05838},
year = {2025}
}
备注
Extended version of paper that appears in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)