DNNExplorer：一种用于建模与探索基于FPGA的DNN加速器新范式的框架
硬件体系结构
2021-03-25 v2
摘要
现有的基于FPGA的DNN加速器通常属于两种设计范式。要么采用通用可复用架构以支持不同的DNN网络，却因牺牲设计专用性而在性能和效率上有所损失；要么采用逐层定制架构以优化层特定的计算与资源需求，却丧失了适应广泛DNN网络的可扩展性。为克服这些缺陷，本文提出一种新颖的基于FPGA的DNN加速器设计范式及其自动化工具DNNExplorer，用以在该范式下快速探索各种加速器设计，并为现有及新兴DNN网络提供优化后的加速器架构。DNNExplorer在性能、专用性与可扩展性上的提升依赖于三项关键技术：(1)一种兼具高维设计空间支持与细粒度可调性的独特加速器设计范式；(2)一个动态设计空间以适配不同的DNN工作负载与目标FPGA组合；(3)一个设计空间探索（DSE）引擎，在同时考虑FPGA计算与存储资源以及DNN网络逐层特性与整体复杂度的前提下，依该范式生成优化加速器架构。实验结果表明，在相同FPGA上，对于具有38个卷积层的类VGG DNN，DNNExplorer生成的加速器相比DNNBuilder生成的最先进逐层流水线方案可带来高达4.2倍的性能（GOP/s）提升。相比采用通用可复用计算单元的加速器，DNNExplorer在DSP效率上分别比学术界近期发表的加速器设计HybridDNN和商业DNN加速器IP（Xilinx DPU）高出至多2.0倍和4.4倍。
引用
@article{arxiv.2008.12745,
title = {DNNExplorer: A Framework for Modeling and Exploring a Novel Paradigm of FPGA-based DNN Accelerator},
author = {Xiaofan Zhang and Hanchen Ye and Junsong Wang and Yonghua Lin and Jinjun Xiong and Wen-mei Hwu and Deming Chen},
journal= {arXiv preprint arXiv:2008.12745},
year = {2021}
}
备注
Published as a conference paper at International Conference on Computer Aided Design 2020 (ICCAD'20)