DNN-Chip Predictor：一种面向具有多种数据流与硬件架构的 DNN 加速器的解析性能预测器
机器学习
2021-04-19 v2 分布式、并行与集群计算
信号处理
摘要
深度神经网络（DNNs）近期的突破极大地提升了对 DNN 加速器的需求。然而，设计 DNN 加速器并非易事，因为它常耗费数月乃至数年，且需要跨学科知识。为实现快速而高效的 DNN 加速器开发，我们提出 DNN-Chip Predictor，一种解析性能预测器，能够在 DNN 加速器实际实现之前准确预测其能耗、吞吐量与延迟。我们的预测器具有两大亮点：（1）其对 DNN ASIC/FPGA 加速器的解析性能建模便于快速的设计空间探索与优化；（2）它支持具有不同算法到硬件映射方法（即数据流）与硬件架构的 DNN 加速器。基于 2 个 DNN 模型和 3 种不同 ASIC/FPGA 实现的实验结果表明，在使用不同 DNN 模型、硬件架构与数据流时，我们的 DNN-Chip Predictor 预测的性能与 FPGA/ASIC 实现的芯片实测值相差不超过 17.66%。我们将在论文被接收后发布代码。
引用
@article{arxiv.2002.11270,
title = {DNN-Chip Predictor: An Analytical Performance Predictor for DNN Accelerators with Various Dataflows and Hardware Architectures},
author = {Yang Zhao and Chaojian Li and Yue Wang and Pengfei Xu and Yongan Zhang and Yingyan Lin},
journal= {arXiv preprint arXiv:2002.11270},
year = {2021}
}
备注
Accepted by 45th International Conference on Acoustics, Speech, and Signal Processing (ICASSP'2020)