AutoDNNchip：面向 FPGA 与 ASIC 的自动化 DNN 芯片预测器与构建器
分布式、并行与集群计算
2020-06-12 v4 计算机视觉与模式识别
信号处理
摘要
深度神经网络 (DNNs) 近期的突破刺激了对 DNN 芯片日益增长的需求。然而，设计 DNN 芯片并非易事，因为：(1) 主流 DNN 拥有数百万参数与运算；(2) 由于数据流、处理单元、存储层次等众多设计选择带来的巨大设计空间；以及 (3) 需要算法/硬件协同设计，以使同一 DNN 功能可有不同分解，从而需要不同硬件 IP 来满足应用规格。因此，DNN 芯片设计耗时且需跨领域专家。为达成快速有效的 DNN 芯片设计，我们提出 AutoDNNchip——一个 DNN 芯片生成器，可在给定来自机器学习框架（如 PyTorch）的 DNN 及指定应用与数据集时，自动生成基于 FPGA 与 ASIC 的 DNN 芯片实现。具体而言，AutoDNNchip 由两个集成使能组件构成：(1) 芯片预测器，构建于基于图的加速器表示之上，可依据 DNN 模型参数、硬件配置、基于技术的 IP 与平台约束准确高效预测 DNN 加速器的能耗、吞吐与面积；以及 (2) 芯片构建器，可自动探索 DNN 芯片设计空间（含 IP 选择、块配置、资源平衡等），通过芯片预测器优化芯片设计，并生成可综合的优化 RTL 以达成目标设计指标。实验结果表明，当使用 15 个 DNN 模型与 4 个平台（边缘-FPGA/TPU/GPU 与 ASIC）验证时，我们的芯片预测器预测性能与实测差异 < 10%。此外，由 AutoDNNchip 生成的加速器可比专家打造的最先进加速器取得更优性能（最高 3.86 倍提升）。
引用
@article{arxiv.2001.03535,
title = {AutoDNNchip: An Automated DNN Chip Predictor and Builder for Both FPGAs and ASICs},
author = {Pengfei Xu and Xiaofan Zhang and Cong Hao and Yang Zhao and Yongan Zhang and Yue Wang and Chaojian Li and Zetong Guan and Deming Chen and Yingyan Lin},
journal= {arXiv preprint arXiv:2001.03535},
year = {2020}
}
备注
Accepted by 28th ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA'2020)