二维材料中范德华间隙所致的器件尺度限制
介观与纳米尺度物理
2026-04-24 v2
摘要
器件缩小要求控制通过极薄介电层的栅极泄漏，并最小化源/漏接触电阻。虽然二维半导体器件在电荷控制方面表现优异，但其与栅极介电层和接触金属之间的界面常常形成范德华间隙，这会影响器件性能并充当低介电常数的隧穿势垒。虽然这会降低介电层的泄漏，但会增加金属-通道接触电阻，并在栅极引入 parasitic 串联电容。我们量化了泄漏抑制与电荷控制和接触电阻扩展限制之间的权衡。结果表明，许多绝缘体无法满足尺度化目标，金属-通道接触电阻也不足以满足要求。锋纹状界面通过准共价键移除范德华间隙且不产生悬空键，为实现超小型化晶体管设计提供了路径。
引用
@article{arxiv.2509.17617,
title = {Device-scaling constraints imposed by the van der Waals gap formed in two-dimensional materials},
author = {Mahdi Pourfath and Tibor Grasser},
journal= {arXiv preprint arXiv:2509.17617},
year = {2026}
}