纳米光子 CMOS 全局互连的器件考量
光学
2016-11-17 v2 新兴技术
摘要
我们引入了一个分析框架，以理解纳米光子互连的扩展路径，从而满足 CMOS 全局互连的能耗和占用面积要求。我们推导了实现低于 100 fJ/cm/bit 互连的器件要求，包括调谐功耗、串并转换能耗、光插入损耗、消光比和误码率。以集成纳米光子的 CMOS 为例平台，我们推导了光互连的每比特能耗、线性带宽密度和面带宽密度。我们还推导了器件性能目标，表明需要持续改进插入损耗 (<8dB)、激光器效率、工作速度 (>40 Gb/s)、调谐功耗 (<100 {\mu}W/nm)、串并转换 (< 10 fJ/bit/Operation)，并需要具有波长复用功能 (> 6 通道) 的光谱选择性器件。
引用
@article{arxiv.1207.6819,
title = {Device Considerations for Nanophotonic CMOS Global Interconnects},
author = {Sasikanth Manipatruni and Michal Lipson and Ian A. Young},
journal= {arXiv preprint arXiv:1207.6819},
year = {2016}
}
备注
Accepted to IEEE Journal of Special Topics in Quantum Electronics