基于保奇偶逻辑的容错可逆算术逻辑单元设计
硬件体系结构
2013-07-16 v1 新兴技术
摘要
可逆逻辑（Reversible Logic）作为现代纳米技术和量子计算中潜在的逻辑设计风格正受到广泛关注，其对物理熵的影响最小。容错可逆逻辑是可逆逻辑的一类，能够保持输入和输出的奇偶性。文献中已在容错可逆逻辑门结构和算术单元的设计方面做出了重要贡献，然而，针对容错可逆算术逻辑单元（ALU）设计的努力却不多。算术逻辑单元（ALU）是任何计算设备中的核心执行单元，必须使其具备容错能力。在本文中，我们旨在设计一种使用保奇偶可逆逻辑门构建的容错可逆 ALU。所设计的 ALU 能够生成多达七种算术运算和四种逻辑运算。
引用
@article{arxiv.1307.3690,
title = {Design of Parity Preserving Logic Based Fault Tolerant Reversible Arithmetic Logic Unit},
author = {Rakshith Saligram and Shrihari Shridhar Hegde and Shashidhar A Kulkarni and H. R. Bhagyalakshmi and M. K. Venkatesha},
journal= {arXiv preprint arXiv:1307.3690},
year = {2013}
}
备注
15 pages, 20 Figures, 8 Tables, Iinternational Journal of VLSI Design and Communication Systems, June 2013