基于串扰的细粒度可重构多态电路技术
硬件体系结构
2018-07-05 v1 新兴技术
摘要
真正的多态电路，其功能/电路行为可使用控制变量改变，能在多功能系统设计和资源复用中带来巨大益处，对安全和容错硬件设计也至关重要。迄今文献中的多态电路要么依赖温度、偏差等环境参数，要么依赖双极性FET、可配置磁性器件等特殊器件，常导致性能和/或实现上的低效。本文提出一种新颖的多态电路设计方法，利用纳米金属线之间的确定性干扰进行逻辑计算与配置。在计算方面，该方法依赖纳米金属线、其干扰和常用FET；在多态方面，仅需一条承载控制信号的额外金属线。本文展示了一系列串扰多态(CT-P)逻辑门及其评估结果，并给出一个根据配置信号执行乘法器和排序器双重功能的大型电路示例。本文给出了基准测试结果：与其他现有方法相比，CT-P的晶体管数量显著减少，幅度为25%至83%。例如，CT-P AOI21-OA21单元相较基于CMOS、遗传演化和双极性晶体管的多态电路分别减少83%、85%和50%晶体管数，乘法器-排序器电路分别减少40%、36%和28%。
引用
@article{arxiv.1807.01431,
title = {Crosstalk based Fine-Grained Reconfiguration Techniques for Polymorphic Circuits},
author = {Naveen Kumar Macha and Sandeep Geedipally and Bhavana Repalle and Md Arif Iqbal and Wafi Danesh and Mostafizur Rahman},
journal= {arXiv preprint arXiv:1807.01431},
year = {2018}
}
备注
7 pages, 6 figures, 2 tables, Nanoarch 2018