构造任意 Steane 码单逻辑量子比特容错门
量子物理
2011-08-25 v2
摘要
我们提出一种利用任意离散通用门集构造任意酉门的优化容错近似的简单方法。所提方法为数值方法，且随近似中所用门数量呈指数级缩放。然而，对于任意单量子比特门与级联 7 量子比特 Steane 码所允许的容错门这一具体情况，我们找到了足够长且足够精确的门序列，以容许对数千比特长数字进行容错因数分解。我们还确定了这些容错近似收敛于任意单量子比特门的速率的一般缩放律。
引用
@article{arxiv.quant-ph/0411206,
title = {Constructing arbitrary Steane code single logical qubit fault-tolerant gates},
author = {Austin G. Fowler},
journal= {arXiv preprint arXiv:quant-ph/0411206},
year = {2011}
}
备注
8 pages, 2 figures. Much shorter version containing only the results still relevant to the field