面向可扩展量子计算的CMOS兼容加工与室温特性
量子物理
2025-10-30 v7
摘要
本文报道了一种面向产业化的CMOS兼容量子比特制造方法，采用CMOS试点线进行制造，实现了功能器件的良率可达92.8%，器件电阻跨片波动范围达12.4%，且松弛时间(T1)可接近80 μs。此外，本文对从多个晶圆和制造工艺中收集的室温( RT)特性进行了全面分析，重点考察RT测量与低温量子比特参数之间的相关性。基于定义的测试结构，计算出晶圆级Josephson结(JJ)面积变异为10.1%，氧化物势垒变异为7.2%。此外，利用室温JJ表征可在低温测量前推导出量子比特频率，这为晶圆级JJ评估和筛选奠定了基础。特别是，此类早期器件特性和验证对于提高制造良率和量子比特频率精准控制至关重要，这目前是量子计算规模化的主要挑战。进一步地，这使得未来在大型多芯片量子系统制造成为可能。本文的分析凸显了CMOS兼容产业化制造超导量子比特在面向可扩展量子计算方面的巨大潜力。
关键词
引用
@article{arxiv.2504.18173,
title = {CMOS-compatible processing and room-temperature characterization on wafer-level for scalable quantum computing},
author = {S. J. K. Lang and T. Mayer and J. Weber and C. Dhieb and I. Eisele and W. Lerch and Z. Luo and C. Moran Guizan and E. Music and L. Sturm-Rogon and D. Zahn and R. N. Pereira and C. Kutter},
journal= {arXiv preprint arXiv:2504.18173},
year = {2025}
}
备注
S. J. K. Lang, T. Mayer and J. Weber contributed equally to this work and are listed in alphabetical order. 9 pages, 8 figures