基于面积优化早输出双位全加器的异步行波进位加法器
硬件体系结构
2018-07-27 v1
摘要
本技术说明提出了一种新型面积优化的异步早输出双位全加器（DBFA）的设计。基于该新型异步DBFA与现有异步早输出单位全加器（SBFA）构建了异步行波进位加法器（RCA）。该异步DBFA与SBFA包含冗余逻辑，采用延迟不敏感双轨码（即同质数据编码）编码，并遵循4相归零握手协议。相较于先前涉及DBFA与SBFA、基于同质或异质延迟不敏感数据编码且对应不同时序模型的异步RCA，包含所提DBFA和/或SBFA的早输出异步RCA在双操作数加法运算中面积减小，且相较于仅由SBFA组成的异步RCA具有显著更低的延迟。所提异步DBFA比先前报道的异步DBFA少占用28.6%的硅面积。对于32位异步RCA，在最低有效位使用2级SBFA、在较高有效位使用15级DBFA可实现延迟优化。该含DBFA与SBFA的新型早输出32位异步RCA在 design metrics 上相对同类具有以下优化：i）比同样含15级DBFA与2级SBFA的先前报道32位早输出异步RCA面积减少18.8%；ii）比仅含SBFA的32位早输出异步RCA延迟减少29.4%。
引用
@article{arxiv.1807.09762,
title = {Asynchronous Ripple Carry Adder based on Area Optimized Early Output Dual-Bit Full Adder},
author = {P Balasubramanian},
journal= {arXiv preprint arXiv:1807.09762},
year = {2018}
}
备注
12 pages. arXiv admin note: substantial text overlap with arXiv:1706.04487, arXiv:1704.07619