面向 TMR 应用的面积优化准延迟不敏感多数表决器
硬件体系结构
2020-08-14 v1
摘要
任务关键与安全关键应用通常倾向于采用三模冗余（TMR）以在其物理实现中嵌入容错能力。在 TMR 实现中，使用一个原始功能块（可为电路或系统）及其两个完全相同的副本，以在常规运行中成功克服任一功能块的临时故障或永久失效。功能块的相应输出通过 3 输入多数表决器进行表决，其输出定义了 TMR 实现的输出。因此，3 输入多数表决器构成 TMR 实现的重要组件。文献中已提出许多同步多数表决器以及一种异步非延迟不敏感多数表决器。近来，文献中也讨论了面向 TMR 应用的准延迟不敏感（QDI）异步多数表决器。就此，本文提出一种面向 TMR 应用的新型 QDI 异步多数表决器，相较于现有 QDI 多数表决器其在面积上优化更优。所提 QDI 多数表决器较现有最佳 QDI 多数表决器减少 30.2% 的面积，这可用于资源受限的容错应用。示例 QDI TMR 电路采用 32/28nm 互补金属氧化物半导体（CMOS）工艺实现。数据编码采用延迟不敏感双轨码，数据通信采用 4 相归零与归一握手协议。
引用
@article{arxiv.2008.05685,
title = {Area Optimized Quasi Delay Insensitive Majority Voter for TMR Applications},
author = {P Balasubramanian and D L Maskell and N E Mastorakis},
journal= {arXiv preprint arXiv:2008.05685},
year = {2020}
}