基于频率变换的无 ADC/DAC 深度神经网络模拟加速
硬件体系结构
2023-09-06 v1 机器学习
摘要
深度神经网络（DNNs）的边缘处理正变得愈发重要，因其能在数据源处直接提取有价值信息以最小化延迟与能耗。频域模型压缩（如 Walsh-Hadamard 变换（WHT））已被认为是一种高效替代方案。然而，频域处理的好处常被所需增加的乘加（MAC）操作所抵消。本文提出一种利用模拟域基于频率的张量变换来实现频域神经网络节能加速的新方法。我们的方法提供了增强计算效率的独特机会，带来若干高层优势，包括具有并行性的阵列微架构、无 ADC/DAC 的模拟计算以及增加的输出稀疏性。我们的方法通过消除变换矩阵中可训练参数的需要，实现了更紧凑的单元。此外，我们的新型阵列微架构支持单元按列与按行的自适应拼接，从而促进计算中的完美并行。另外，我们的方案通过对高度量化矩阵-向量乘积进行训练、利用矩阵乘法的无参数特性，实现了无 ADC/DAC 的计算。我们设计的另一关键方面是其处理基于频率变换的有符号位的能力。这导致输出稀疏性增加与数字化工作量减少。在 1616 交叉阵列上，对于 8 位输入处理，所提方法在 VDD = 0.8 V 时达到 1602 万亿次操作每秒每瓦（TOPS/W）的能效（无早停策略）以及 5311 TOPS/W 的能效（有早停策略）。
引用
@article{arxiv.2309.01771,
title = {ADC/DAC-Free Analog Acceleration of Deep Neural Networks with Frequency Transformation},
author = {Nastaran Darabi and Maeesha Binte Hashem and Hongyi Pan and Ahmet Cetin and Wilfred Gomes and Amit Ranjan Trivedi},
journal= {arXiv preprint arXiv:2309.01771},
year = {2023}
}