基于代数整数精确计算的行并行8$\times$8二维DCT架构

提出一种基于代数整数（AI）的时分复用行并行架构以及两种最终重建步骤（FRS）算法，用于实现双变量AI编码的二维离散余弦变换（DCT）。该架构直接实现无误差的二维DCT，而无需在行-列变换之间使用FRS，从而得到一个在AI基上完全无量化误差的8$\times$8二维DCT。因此，FRS中每个系数用户可选择的精度使得64个系数中的每一个都能独立于其他系数设置其精度，避免了已发表DCT设计中存在的量化噪声在通道间泄漏的问题。所提出的FRS基于两种方法：(i) 优化的Dempster-Macleod乘法器，以及 (ii) 扩展因子缩放。该架构支持数字视频处理中需要完全控制二维DCT有限精度计算的低噪声、高动态范围应用。所提出的架构和FRS技术通过使用在FPGA芯片上物理实现并验证的硬件实现进行了实验验证。针对4位和8位输入字长，使用两种提出的FRS方案，已设计、仿真、物理实现并测量了六个设计。在8位输入设计中实现的最大时钟频率和块率分别为307.787 MHz和38.47 MHz，这意味着如果最终嵌入实时视频处理系统，像素率约为8$\times$307.787$\approx$2.462 GHz。对于1920$\times$1080的图像尺寸，等效帧率约为1187.35 Hz。所有实现在Xilinx Virtex-6 XC6VLX240T FPGA器件上均功能正常。