基于FeFET存储CAM的可重构时域存储器计算宏块及多级延迟校准
新兴技术
2026-02-10 v3 硬件体系结构
摘要
时域非易失存储器计算(TD-nvIMC)通过将计算编码在延迟而非电压或电流上，为减少数据传输和提升能效提供了可行路径。本文报道了一种集成化且可重构的TD-nvIMC宏块，采用28 nm CMOS工艺，集成了基于FeFET的内容寻址存储器阵列、级联延迟单元链和时序转换器。该架构支持基于XOR和AND匹配的二值乘累加(MAC)运算，以及存储器中的布尔逻辑与算术运算。通过实验实现550 ps的延迟步进，实现亚纳秒级MAC分辨率，较此前FeFET TD-nvIMC工作提升2000倍，实现多级状态校准(分辨率≤100 ps)。通过隔离三重-well Bulk确保写扰韧性。该宏块测得的吞吐量达222.2 MOPS/cell，能效达1887 TOPS/W(工作电压0.85 V)，为可扩展且高效能的TD-nvIMC加速器铺平了可行之路
引用
@article{arxiv.2504.03925,
title = {A Reconfigurable Time-Domain In-Memory Computing Macro using FeFET-Based CAM with Multilevel Delay Calibration in 28 nm CMOS},
author = {Jeries Mattar and Mor M. Dahan and Stefan Dunkel and Halid Mulaosmanovic and Gunda Beernink and Sven Beyer and Eilam Yalon and Nicolás Wainstein},
journal= {arXiv preprint arXiv:2504.03925},
year = {2026}
}