一种可重构的像素内卷积CMOS图像传感器架构
图像与视频处理
2024-08-13 v2 机器学习
摘要
现代视觉系统中数据采集与分析的分离导致终端设备与云计算机之间大量数据传输，造成长延迟、慢响应与高功耗。高效硬件架构正成为重点发展方向，以在资源受限的终端感知设备上实现人工智能（AI）。最有前景的方案之一是启用像素内处理（PIP）架构。然而，传统方案存在填充因子低的问题。本文提出一种基于PIP的CMOS传感器架构，其在列读出电路之前允许卷积操作，从而以低得多的功耗显著提升图像读取速度。仿真结果表明，所提架构在8位权重配置下可支持高达11.65 TOPS/W的计算效率，是传统方案的三倍。每个像素所需晶体管仅2.5T，显著提升了填充因子。
引用
@article{arxiv.2101.03308,
title = {A Reconfigurable Convolution-in-Pixel CMOS Image Sensor Architecture},
author = {Ruibing Song and Kejie Huang and Zongsheng Wang and Haibin Shen},
journal= {arXiv preprint arXiv:2101.03308},
year = {2024}
}