实用分析： phase-locked loop 中时频域相位噪声建模

在 MIMO 系统中，相位噪声是一个会降低系统性能的重要因素。对于由 SDR 设备构建的 MIMO 测试平台，相位噪声无法被忽视，尤其是在需要相位同步的应用中。这在采用数字波束赋形的 MIMO 系统中尤为关键，因为精确的相位对齐至关重要。因此，对 SDR 设备相位噪声性能的准确建模至关重要。然而，不同 SDR 型号的数据手册提供的信息差异很大，往往不足以进行其相位噪声性能的全面表征。虽然文献中有关于 PLL 相位噪声行为的数值仿真，但缺乏以适当系统建模为支撑的大量实测数据。本文针对 USRP X310 系列中的一台 SDR 设备，提出了一种实用性的相位噪声建模方法。基于测量数据，我们推估了关键 PLL 性能指标，如周期间抖动、振荡器常数和 PLL 带宽。此外，我们提出了 PLL 电路相位噪声功率谱（PSD）的仿射模型，并给出相应的参数估计。该模型可用于进一步研究类似 SDR 设备实现的 MIMO 系统性能中相位噪声的影响。