提升 ATLAS μ子谱仪升级 FPGA 设计鲁棒性的多层 SEU 缓解策略
仪器与探测器
2019-06-26 v1 高能物理 - 实验
摘要
我们提出了一种在低成本 Xilinx Artix-7 FPGA 上实现的多层单粒子翻转缓解策略。该实现面向 ATLAS μ子谱仪升级的触发热数据路由器。该缓解策略采用三层保护来提升 FPGA 整体设计鲁棒性：第一层对 FPGA 结构逻辑使用三模冗余并嵌入软错误缓解；第二层通过跨配置内存的多个副本进行多启动 FPGA 重配置以进一步增强；第三层进行 FPGA 电源循环和配置内存重新初始化。该方案的有效性已在两个不同的中子设施（LANSCE 和 NCSR Demokritos）进行了评估，分别使用 800 MeV 和 25 MeV 的束流能量。测试采用了与计划最终运行相似的配置。我们讨论了测试策略并总结了测试结果，以估计在 ATLAS 实验中运行 10 年的预期数据丢失量。
引用
@article{arxiv.1904.07939,
title = {A Multi-Layer SEU Mitigation Strategy to Improve FPGA Design Robustness for the ATLAS Muon Spectrometer Upgrade},
author = {Xueye Hu and Jinhong Wang and Reid Pinkham and Suen Hou and Thomas Schwarz and Bing Zhou},
journal= {arXiv preprint arXiv:1904.07939},
year = {2019}
}
备注
submitted to Nuclear Instruments and Methods in Physics research A