一种用于存内计算的3D忆阻器架构——以SHA3为例

Muayad J. Aljafar; Rasika Joshi; John M. Acken

一种用于存内计算的3D忆阻器架构——以SHA3为例

密码学与安全 2024-02-16 v1 新兴技术

作者: Muayad J. Aljafar , Rasika Joshi , John M. Acken

摘要

安全性是一个日益严重的问题，需要硬件支持。忆阻器为硬件支持的安全实现提供了一种替代技术。本文提出了一种特定技术，利用混合 CMOS-忆阻器技术的优势，以 SHA3 为例，与仅使用忆阻器技术的实现进行了对比。在所提出的技术中，SHA3 实现于一组垂直交叉阵列中，这些阵列被设计为便于逻辑实现和循环位移操作（Rho 操作），这可能是 SHA3 在忆阻器阵列中执行时最复杂的操作。Rho 操作本身由 CMOS 多路复用器（MUX）实现。所提出的加速器无待机功耗，并规避了传统计算机中的内存访问瓶颈。此外，我们的设计隐藏了 I/O 接口的中间值，并在尺寸和能耗方面优于最先进的基于忆阻器的设计。展示 SHA3 的忆阻器实现为在信息安全应用中使用忆阻器提供了动力。

关键词

忆阻器存内计算 SHA3 交叉阵列 CMOS-忆阻器混合循环位移操作

引用

@article{arxiv.2402.09545,
  title  = {A 3D Memristor Architecture for In-Memory Computing Demonstrated with SHA3},
  author = {Muayad J. Aljafar and Rasika Joshi and John M. Acken},
  journal= {arXiv preprint arXiv:2402.09545},
  year   = {2024}
}

备注

14 pages, 4 tables, 12 figures

一种用于存内计算的3D忆阻器架构——以SHA3为例

摘要

关键词

引用

备注

相关论文