Yosys+nextpnr：面向商用 FPGA 从 Verilog 到比特流的开放源码框架

David Shah; Eddie Hung; Clifford Wolf; Serge Bazanski; Dan Gisselquist; Miodrag Milanović

Yosys+nextpnr：面向商用 FPGA 从 Verilog 到比特流的开放源码框架

分布式、并行与集群计算 2019-03-26 v1

作者: David Shah , Eddie Hung , Clifford Wolf , Serge Bazanski , Dan Gisselquist , Miodrag Milanović

摘要

本文介绍一个完全自由且开源软件(FOSS)、架构中立的 FPGA 框架，包含用于 Verilog 综合的 Yosys 以及用于布局、布线与比特流生成的 nextpnr。目前，该流程支持两个商用 FPGA 系列：Lattice iCE40（至多 8K 逻辑单元）与 Lattice ECP5（至多 85K 逻辑单元），并已在定制计算机上通过硬件验证，包括一个低功耗神经网络加速器与一个可启动 Linux 的 OpenRISC 片上系统。Yosys 与 nextpnr 均以高度灵活的方式设计，通过将架构相关细节与通用映射算法分离，支持现代 FPGA 的诸多特性。该框架在一个最长路径案例研究中得到演示，以寻找一条占据多达 45% 片上连线的非典型单源-汇路径。

关键词

开源 FPGA 框架 Verilog 综合布局与布线比特流生成 Yosys nextpnr Lattice FPGA

引用

@article{arxiv.1903.10407,
  title  = {Yosys+nextpnr: an Open Source Framework from Verilog to Bitstream for Commercial FPGAs},
  author = {David Shah and Eddie Hung and Clifford Wolf and Serge Bazanski and Dan Gisselquist and Miodrag Milanović},
  journal= {arXiv preprint arXiv:1903.10407},
  year   = {2019}
}

备注

4 page short paper to appear at IEEE FCCM 2019 (https://www.fccm.org)

Yosys+nextpnr：面向商用 FPGA 从 Verilog 到比特流的开放源码框架

摘要

关键词

引用

备注

相关论文