利用系统超流水线(SHP)提升映射于FPGA的粗粒度可重构架构(CGRA)的性能
硬件体系结构
2015-08-31 v1
摘要
众所周知的方法C-Slow Retiming(CSR)可用于自动将给定CPU转换为具有独立线程的多线程CPU。这些CPU随后被称为流式或桶式处理器。系统超流水线(System Hyper Pipelining, SHP)在CSR之上增加了新的灵活性，允许执行动态数量的线程，并允许线程被停顿、旁路和重排序。SHP现被应用于粗粒度可重构架构(CGRA)的编程元件(PE)上。通过使用SHP，每个PE可以获得更高的性能。利用SHP提供的动态调整每个PE线程数量的灵活性，可以在PE上实现Fork-Join操作。多个线程可以在本地共享相同的数据，这大大降低了CGRA路由结构上的数据流量负载。本文展示了在FPGA上实现使用SHP化RISC-V核心作为PE的CGRA的结果。
引用
@article{arxiv.1508.07139,
title = {Using System Hyper Pipelining (SHP) to Improve the Performance of a Coarse-Grained Reconfigurable Architecture (CGRA) Mapped on an FPGA},
author = {Tobias Strauch},
journal= {arXiv preprint arXiv:1508.07139},
year = {2015}
}
备注
Presented at Second International Workshop on FPGAs for Software Programmers (FSP 2015) (arXiv:1508.06320)