面向 FPGA 上卷积神经网络快速算法设计空间探索与优化

卷积神经网络（CNNs）在计算机视觉与图像处理领域获得了广泛流行。由于 CNNs 巨大的计算需求，人们正在探索基于专用硬件的实现以提升其性能。现场可编程门阵列（FPGAs）等硬件平台正被广泛用于为此设计并行架构。本文中，我们分析 Winograd 最小滤波或快速卷积算法，以降低 CNNs 卷积层的算术复杂度。我们探索复杂的设计空间，以找出能改善吞吐量与功耗效率的参数集合。我们还设计了一个流水线并行的 Winograd 卷积引擎，在降低整体系统计算复杂度的同时改善了吞吐量与功耗效率。与最先进的设计相比，我们提出的设计在吞吐量上实现了高达 4.75$\times$ 的提升，在功耗效率上实现了 1.44$\times$ 的提升，同时使用了约 2.67$\times$ 更多的乘法器。此外，与最先进实现相比，我们在逻辑资源上获得了高达 53.6\% 的节省。