用于实现卷积神经网络基本运算的硬件高效加速模块结构
信号处理
2018-11-09 v1 硬件体系结构
摘要
本文提出了一种硬件高效模块的结构设计，用于以较低的实现复杂度实现卷积神经网络（CNN）基本运算。为此，我们利用了经过一定改进的 Winograd 最小滤波方法以及计算向量化原理。该模块计算由长度为 3 的滑动窗口构成的原始数据序列的两个连续片段与滤波器冲激响应元素的内积。基于朴素计算方法实现的用于计算这两个内积的模块全并行结构需要 6 个二进制乘法器和 4 个二进制加法器。使用 Winograd 最小滤波方法可以构建仅需 4 个二进制乘法器和 8 个二进制加法器的模块结构。由于高性能卷积神经网络可包含数十甚至数百个此类模块，这种减少会产生显著效果。
引用
@article{arxiv.1811.03458,
title = {Hardware-Efficient Structure of the Accelerating Module for Implementation of Convolutional Neural Network Basic Operation},
author = {Aleksandr Cariow and Galina Cariowa},
journal= {arXiv preprint arXiv:1811.03458},
year = {2018}
}
备注
3 pages, 5 figures