经典电子学约束对固态逻辑量子比特存储器的影响

我们描述了一种基于硅双量子点物理量子比特的容错存储器，用于纠错逻辑量子比特。我们的设计考虑了支持性经典电子学施加的约束。这些约束的一个重要后果是为物理量子比特增加了容易出错的空闲步骤。即使使用具有可证明最小空闲时间的调度，对于我们的噪声模型和所选的纠错码，我们发现这些额外的空闲步骤抵消了纠错的任何好处。通过使用额外的量子比特操作，我们可以极大地抑制空闲引起的错误，使纠错变得有益，前提是量子比特操作的错误率低于$2 \times 10^{-5}$。我们讨论了这些约束的其他后果，例如纠错码选择和物理量子比特操作速度。虽然我们的分析是针对这种存储器架构的，但我们开发的方法足够通用，可以应用于其他架构。