Scifaro

中文

从类 C 语言进行硬件综合的挑战

编程语言 2011-11-09 v1

作者: Stephen A. Edwards

在 arXiv 上查看 ↗ PDF ↗

摘要

人们已提出许多从类 C 语言综合数字硬件的技术，但尚无一种能在寄存器传输级设计方面达到 Verilog 或 VHDL 的成功程度。本文探讨了其中的两个基本挑战：并发性和时序控制。

关键词

硬件综合类 C 语言寄存器传输级并发性时序控制 Verilog VHDL

引用

@article{arxiv.0710.4683,
  title  = {The Challenges of Hardware Synthesis from C-Like Languages},
  author = {Stephen A. Edwards},
  journal= {arXiv preprint arXiv:0710.4683},
  year   = {2011}
}

备注

Submitted on behalf of EDAA (http://www.edaa.com/)