Systimator：一种基于FPGA边缘节点上脉动阵列CNN加速的设计空间探索方法
分布式、并行与集群计算
2019-02-11 v2 机器学习
图像与视频处理
摘要
基于IoT的智能应用的演进要求将人工智能算法移植到边缘计算设备。CNNs构成了这些AI算法的很大一部分。基于脉动阵列的CNN加速因其可扩展架构能力而被广泛提倡。然而，CNNs本质上是内存与计算密集型算法，因此在资源受限的边缘计算设备上实现面临重大挑战。内存受限的低成本基于FPGA的设备构成了这些边缘计算设备的可观部分。因此，当移植到此类边缘计算设备时，设计者无从得知如何选择合适的脉动阵列配置以适配可用硬件资源。本文中我们提出Systimator，一种基于设计空间探索的方法，提供一组可映射在目标FPGA设备内存边界内的设计点。该方法基于一个解析模型，该模型在假设多种数据复用模式的前提下，用于估算脉动阵列所需资源。该方法进一步为每个候选设计点提供性能估算。我们展示了Systimator对基于脉动阵列的CNNs资源需求提供了深入分析。我们给出了将基于CNN的目标检测器TINY YOLO的卷积层移植到Xilinx ARTIX 7 FPGA上的资源估算结果。
引用
@article{arxiv.1901.04986,
title = {Systimator: A Design Space Exploration Methodology for Systolic Array based CNNs Acceleration on the FPGA-based Edge Nodes},
author = {Hazoor Ahmad and Muhammad Tanvir and Muhammad Abdullah Hanif and Muhammad Usama Javed and Rehan Hafiz and Muhammad Shafique},
journal= {arXiv preprint arXiv:1901.04986},
year = {2019}
}
备注
5 Pages, 3 Figures, work in progress