基于相干 Pauli 检验的单次误差抑制

从量子电路的输出分布中生成样本是一项普遍任务，用作许多量子算法的构建模块。在此我们展示如何在一类以 Clifford 门为主的特殊量子电路上，于缺乏完备纠错的有噪量子处理器上完成该任务。我们的方法基于相干 Pauli 检验（CPCs），其通过验证随机 Pauli 型检验算子与所考虑电路之间的对易关系来检测 Clifford 电路中的错误。我们的主要贡献如下。首先，我们推导了受 CPCs 保护的 Clifford 电路含有逻辑错误的概率的简单公式。在大量检验的极限下，逻辑错误概率趋近于值 ${\approx}7\epsilon n/5$，其中 $n$ 为量子比特数，$\epsilon$ 为去极化错误率。我们的公式与数值模拟结果几乎完美吻合。其次，我们表明 CPCs 非常适用于量子比特连接性受限的量子处理器。例如，全连接与线性量子比特连接性之间，实现 CPCs 所需的 CNOT 门数量仅相差 3 倍。第三，我们描述了简化单边 CPCs，其非常适用于单次设置下测量误差的抑制。最后，我们报告了使用多达 10 个逻辑量子比特和超过 100 个逻辑 CNOT 门的 CPCs 实验演示。我们的实验结果表明，对于所考虑的量子电路输出分布采样任务，CPCs 显著改善了逻辑错误概率。