基于平均电路特征值采样的校验子提取电路可扩展噪声表征

表征含噪量子电路的性能是原型量子计算机制造的核心，并且能够利用量子设备中识别出的噪声偏置来改进量子纠错。我们开发了一种可扩展的噪声表征协议，适用于表征量子纠错码的校验子提取电路，这是容错架构的关键组件。我们的协议建立在平均电路特征值采样（ACES）之上，这是一个用于噪声表征实验的框架，可同时估计 Clifford 电路中所有门的 Pauli 错误概率，并捕获电路层中同时实现的门之间的平均空间相关性。通过严格分析 ACES 框架中噪声表征实验的性能，我们推导出了其预期性能的优值，使我们能够优化实验设计，并在给定固定实验资源的情况下提高估计噪声的精度。我们通过对包含 1000 多个量子比特的距离为 25 的表面码的校验子提取电路进行整个噪声表征过程的电路级数值模拟，展示了我们协议的可扩展性和性能。我们的结果表明，详细的噪声表征方法可扩展至近期的量子设备。我们以 Julia 包 QuantumACES 的形式发布了我们的代码。