铁电电容阵列中电容读取的可靠性

基于掺杂 HfO$_2$ 金属-铁电-金属（MFM）结构的铁电电容器（FeCap）非破坏性电容读出，有望实现低功耗且高度可扩展的交叉阵列。这得益于无选择器设计、无潜行路径、基于电荷的高效读取操作以及降低的 IR 压降等诸多因素。然而，可靠的电容读取仍面临一定挑战，特别是在器件变异性和读取良率与读取干扰之间的权衡方面，这最终可能导致比特翻转。本文提出了一种用于 HfO$_2$ FeCap 的数字读取宏，并给出了 HfO$_2$ FeCap 电容读取的设计指南，充分考虑了器件中心可靠性和良率挑战。我们采用经过实验校准的基于物理的紧凑模型，通过蒙特卡洛模拟研究了 FeCap 宏读取操作的可靠性。基于该分析，我们识别出器件变异性带来的限制，并通过 FeCap 器件特性与 CMOS 电路设计的技术-设计协同优化（DTCO）提出了潜在的缓解策略。最后，我们探讨了 FeCap 宏在安全硬件领域的应用前景，识别了潜在的安全威胁并提出了增强系统鲁棒性的策略。