面向忆阻存内模拟计算架构的 DNN 可靠性感知部署
机器学习
2022-11-02 v1 硬件体系结构
新兴技术
摘要
传统的存内计算（IMC）架构由模拟忆阻交叉阵列来加速矩阵-向量乘法（MVM），以及数字功能单元来实现深度神经网络（DNN）中的非线性向量（NLV）运算。然而，这些设计需要耗能的信号转换单元，其功耗可占系统总功耗的 95% 以上。相比之下，存内模拟计算（IMAC）电路通过在模拟域实现 MVM 和 NLV 运算，消除了对信号转换器的需求，从而显著节省能耗。然而，它们更容易受到互连寄生和噪声等可靠性挑战的影响。在此，我们提出了一种实用方法，将 DNN 中的大矩阵部署到多个较小的 IMAC 子阵列上，以缓解噪声和寄生效应带来的影响，同时保持计算在模拟域中进行。
引用
@article{arxiv.2211.00590,
title = {Reliability-Aware Deployment of DNNs on In-Memory Analog Computing Architectures},
author = {Md Hasibul Amin and Mohammed Elbtity and Ramtin Zand},
journal= {arXiv preprint arXiv:2211.00590},
year = {2022}
}