可重构智能表面：功耗建模与实测验证

可重构智能表面（RIS）因能以低成本、高能效的方式重构无线通信环境而备受关注。然而，RIS的实际功耗建模与测量验证却极少受到重视。因此，本文对RIS的功耗进行建模，并使用多种RIS开展测量验证以填补这一空白。首先，我们提出一种实用的RIS功耗模型。将RIS硬件划分为三个基本部分：FPGA控制板、驱动电路和RIS单元。前两部分的功耗建模为 $P_{\text {static}}$，最后一部分建模为 $P_{\text {units}}$。$P_{\text {static}}$ 和 $P_{\text {units}}$ 的表达式因RIS类型而异。其次，我们对多种RIS进行测量以验证所提模型。测量了包括PIN二极管、变容二极管和RF开关型在内的五种不同RIS，测量结果验证了所提RIS功耗模型的通用性与适用性。最后，我们总结测量结果并讨论实现RIS辅助无线通信系统低功耗设计的方法。