RealProbe：面向 HLS 设计在 FPGA 中执行的自动化轻量级性能分析器
硬件体系结构
2025-04-18 v2
摘要
高级综合（HLS）通过使用优化指令快速生成多样化实现来加速 FPGA 设计。然而，即使在周期精确的 C/RTL 共同仿真下，报告的时钟周期也与实际 FPGA 性能相差甚远。这会阻碍准确的瓶颈识别，导致次优设计选择。现有的 FPGA 内置分析工具，如集成逻辑分析器（ILA），需要手动检查 HLS 生成的 RTL 和手动信号监控，降低了生产力。为此，我们引入 RealProbe，这是第一个完全自动化、轻量级的 HLS 设计在 FPGA 中执行的性能分析器。通过一个指令——#pragma HLS RealProbe——该工具自动生成用于轮廓全函数层次结构中周期计数所需的所有代码，包括子模块和循环。RealProbe 提取、记录和以高精度可视化周期计数，为板上性能提供可操作见解。RealProbe 是非侵入式的，作为独立逻辑实现，确保对内核功能或时序几乎没有影响。它还支持自动化设计空间探索（DSE），根据 FPGA 约束和模块复杂度优化资源分配。通过利用增量综合和实现，DSE 独立于原始 HLS 内核运行。经过 28 个多样化测试案例（包括大型设计）评估，RealProbe 在捕获周期计数方面实现 100% 准确性，仅使用 16.98% 的 LUT、43.15% 的 FF 和 0% 的 BRAM。该工具配有完整文档和示例，可在 GitHub 上获取：https://github.com/sharc-lab/RealProbe。
引用
@article{arxiv.2504.03879,
title = {RealProbe: An Automated and Lightweight Performance Profiler for In-FPGA Execution of High-Level Synthesis Designs},
author = {Jiho Kim and Cong Hao},
journal= {arXiv preprint arXiv:2504.03879},
year = {2025}
}
备注
Accepted at FCCM 2025. Artifact evaluated