28nm UTBB FD-SOI中ULP多核簇的基于性能感知预测模型的片上体偏置调节策略
硬件体系结构
2020-07-31 v1
摘要
超低功耗(ULP)计算平台的性能与可靠性受到环境温度和工艺变化的负面影响。当这些器件在近阈值区工作时，由于工艺变化的放大以及影响先进工艺节点低电压角点的强温度反转效应，缓解这些现象的影响变得至关重要，而后者因时序收敛的余量设计导致巨大开销。UTBB FD-SOI技术支持扩展范围的反向与正向体偏置，为补偿此类变化提供了有力手段。本文提出一种方法，利用近阈值工作的ULP平台上的体偏置在运行时最大化能效。所提方法依赖于通过工艺监控块(PMBs)进行的在线性能测量，并配合片上低功耗体偏置发生器。我们将PMBs的测量与系统可达最大频率相关联，推导出能够以9.7%（在0.7V下）误差估计该频率的预测模型。为最小化工艺变化的影响，我们提出一种校准流程，使得可使用仅受温度引起误差影响的PMB模型，从而将频率估计误差降低2.4倍（从9.7%降至4%）。我们最终提出一种基于所推导模型的控制器架构，以在运行时自动调节体偏置电压。我们证明，针对环境温度变化调节体偏置电压，在系统以0.7V和170MHz工作时，可使漏功率降低至多2倍，全局能耗改善15%。
引用
@article{arxiv.2007.13667,
title = {Performance-Aware Predictive-Model-Based On-Chip Body-Bias Regulation Strategy for an ULP Multi-Core Cluster in 28nm UTBB FD-SOI},
author = {Alfio Di Mauro and Davide Rossi and Antonio Pullini and Philippe Flatresse and Luca Benini},
journal= {arXiv preprint arXiv:2007.13667},
year = {2020}
}