面向FPGA SoC的嵌入式少样本学习部署管道PEFSL
硬件体系结构
2024-06-27 v1 机器学习
摘要
本文针对在嵌入式系统（特别是FPGA SoC）上实现少样本学习的挑战进行了研究，这是一种适应多样分类任务的重要方法，尤其在数据获取或标注成本高昂时尤为关键。我们的贡献包括开发一个面向FPGA SoC上对象分类的端到端开源管道，用于少样本学习平台。该管道建立在Tensil开源框架之上，支持DNN背板的设计、训练、评估和部署，以适配少样本学习。此外，我们通过构建并部署一个在MiniImageNet数据集上训练的低功耗、低延迟演示系统，展示了工作潜力。该系统采用数据流架构，在PYNQ-Z1板上实现30ms的延迟，功耗为6.2W。
引用
@article{arxiv.2404.19354,
title = {PEFSL: A deployment Pipeline for Embedded Few-Shot Learning on a FPGA SoC},
author = {Lucas Grativol Ribeiro and Lubin Gauthier and Mathieu Leonardon and Jérémy Morlier and Antoine Lavrard-Meyer and Guillaume Muller and Virginie Fresse and Matthieu Arzel},
journal= {arXiv preprint arXiv:2404.19354},
year = {2024}
}