通过网表分析优化 FPGA 配置位分类与布局规划的刷洗技术
硬件体系结构
2017-07-27 v1
摘要
现有的用于 FPGA 上 SEU 缓解的刷洗技术，如果受影响的配置位属于所实现电路的反馈环路，则无法保证 SEU 恢复后无错误运行。在本文中，我们 a) 提供了一种基于网表的电路分析技术，用于区分所谓的关键配置位与基本配置位，以识别在 SEU 恢复后哪些配置位还需要状态恢复操作，哪些不需要。此外，b) 开发了一种使用故障注入的替代分类方法，以比较这两种分类技术。再者，c) 我们将提出一种布局规划方法，用于减少有效刷洗帧的数量，并且 d) 实验结果将证明，我们的优化方法不仅能够更早地检测到错误，还能显著缩短电路的平均修复时间 (MTTR)。特别地，我们表明，通过使用我们的方法，数据通路密集型电路的 MTTR 与标准方法相比最多可降低 48.5%。
引用
@article{arxiv.1707.08134,
title = {Optimizing Scrubbing by Netlist Analysis for FPGA Configuration Bit Classification and Floorplanning},
author = {Bernhard Schmidt and Daniel Ziener and Jürgen Teich and Christian Zöllner},
journal= {arXiv preprint arXiv:1707.08134},
year = {2017}
}