关于具有中间qutrit辅助门分解电路的容错性
量子物理
2023-09-13 v2
摘要
已有研究提出使用少量中间qutrit来高效分解3量子比特幺正门,以使分解电路的深度呈指数级降低。中间qutrit意味着某个量子比特在特定执行周期中作为qutrit运作。该方法主要面向NISQ时代,仅当计算过程中需要访问态时,才将量子比特视为qutrit。在本文中,我们研究在此类分解中引入容错所面临的挑战。我们首先证明,电路中任何在任一点需要访问态的量子比特,都必须使用qutrit量子纠错码(QECC)进行编码,从而在初始即得到同时包含量子比特与qutrit的电路。由于qutrit比量子比特噪声更大,前者要达到特定精度预期需要比纯量子比特分解更高级的级联。接下来,我们解析推导了(i)量子比特-qutrit与纯量子比特分解所需级联级数作为错误概率的函数,以及(ii)量子比特-qutrit分解导致比纯量子比特分解门数更少的条件。我们给出了这两类分解的数值结果,并以量子加法器为例电路,考虑不同的量子硬件噪声值及双控三元CNOT门的非横截实现,得到了量子比特-qutrit分解占优的情形。
引用
@article{arxiv.2212.07866,
title = {On Fault Tolerance of Circuits with Intermediate Qutrit-assisted Gate Decomposition},
author = {Ritajit Majumdar and Amit Saha and Amlan Chakrabarti and Susmita Sur-Kolay},
journal= {arXiv preprint arXiv:2212.07866},
year = {2023}
}
备注
20 Pages, 5 figures, Some revisions have been made