面向FPGA上最优Ate配对的新颖面积高效且灵活架构

尽管FPGA是实现密码算法的合适平台，但在FPGA上实现最优Ate配对存在若干挑战，如安全性、有限的计算资源和高功耗。为克服这些问题，本研究引入三种方法，利用雅可比坐标在Barreto-Naehrig曲线上执行最优Ate配对，目标是在Genesys板上达到128位安全性。第一种方法是利用MicroBlaze处理器的纯软件实现。第二种涉及软硬件结合，将$F_{p}$和$F_{p^{2}}$中的关键运算转化为MicroBlaze的IP核。第三种方法在第二种基础上引入并行性以改进配对过程。在单一系统内使用多个MicroBlaze处理器既提供灵活性又提供并行性以加速配对计算。采用多种方法和参数优化配对计算，包括蒙哥马利模乘、Karatsuba方法、雅可比坐标、复平方方法、稀疏乘法、$G_{\phi 6}F_{p^{12}}$中的平方以及加法链方法。所提出的系统旨在受限环境中高效利用有限资源，同时仍能及时完成任务。