基于多体最大纠缠态的近期自旋量子比特架构设计

量子计算机架构的设计和基准测试传统上依赖于实际硬件限制，如门保真度、控制和冷却。在理论和软件层面，已经提出了多种用于基准测试量子设备的方法，包括量子体积和随机基准测试等。本文利用多体最大纠缠量子态的量子信息论性质及其与量子纠错码的对应关系，使我们能够量化近期双线性自旋量子比特架构上生成的纠缠。为此，我们引入了四个度量标准来评估真正多体量子纠缠的质量，以及电路级保真度度量。作为在设备上执行量子电路任务的一部分，我们设计了结合自旋量子比特设备预期硬件特性与适当编译技术的模拟；然后，我们在三种日益逼真的噪声模型下分析了三种不同晶格大小的双线性阵列架构选择。我们发现，如果假设使用编译器，稀疏连接的自旋量子比特晶格可以在我们的度量上接近最高连接设备架构的值。更令人惊讶的是，通过将串扰纳入我们的最后一个噪声模型，我们发现当串扰错误率接近实际值时，使用具有高级连接性的双线性阵列的优势消失。我们的结果突显了在近期自旋量子比特设备中添加局部连接性的局限性，并且可以很容易地适应其他量子比特技术。这里开发的框架可用于在制造前分析设备上的量子纠缠，为实验人员提供相应的现实期望。