Monte Cimone：铺就第一代 RISC-V 高性能计算机之路
分布式、并行与集群计算
2022-05-10 v1 硬件体系结构
摘要
新的开放且免特许使用费的 RISC-V 指令集架构（ISA）正吸引从微控制器到超级计算机整个计算连续体的关注。高性能 RISC-V 处理器与加速器已被宣布，但基于 RISC-V 的 HPC 系统将需要整体的协同设计努力，涵盖内存、存储层次结构互连以及完整软件栈。在本文中，我们描述了 Monte Cimone，一个基于 U740（一款支持双精度的多核 64 位 RISC-V SoC）的全功能多刀片计算机原型与软硬件测试床。Monte Cimone 并不旨在实现强劲的浮点性能，而是以“ priming the pipe（打通管道）”并探索集成一个能够提供 HPC 生产栈（包括 RISC-V 硬件上的互连、存储与功耗监控基础设施）的多节点 RISC-V 集群的挑战为目的而构建。我们展示了软硬件集成工作的结果，其显示出显著的软件与硬件就绪度和成熟度——表明第一代 RISC-V HPC 机器或许并不遥远。
引用
@article{arxiv.2205.03725,
title = {Monte Cimone: Paving the Road for the First Generation of RISC-V High-Performance Computers},
author = {Andrea Bartolini and Federico Ficarelli and Emanuele Parisi and Francesco Beneventi and Francesco Barchi and Daniele Gregori and Fabrizio Magugliani and Marco Cicala and Cosimo Gianfreda and Daniele Cesarini and Andrea Acquaviva and Luca Benini},
journal= {arXiv preprint arXiv:2205.03725},
year = {2022}
}