用于QPSK的单比特数字接收机：设计、分析与性能
信息论
2013-06-05 v3 math.IT
摘要
未来通信系统需要大带宽以实现高达多吉比特/秒的数据速率，这使得模数转换器（ADC）因其高复杂度和高功耗而成为数字接收机实现的关键瓶颈。因此，针对BPSK的单比特接收机被提出以解决此问题。本文考虑采用QPSK调制以获得更高数据速率。首先，推导了基于奈奎斯特采样的单比特ADC的最优接收机，并以偏转比的形式计算了其相应性能。然后，获得了一种次优但更实用的单比特接收机，并采用了迭代解调和小样本移除。还仔细研究了同相（I）和正交（Q）支路之间的不平衡（包括幅度和相位不平衡）的影响。为了对抗IQ不平衡引起的性能损失，提出了基于双训练序列的单比特接收机。数值仿真表明，与基于匹配滤波器的具有完全信道状态信息（CSI）的单比特接收机相比，低复杂度次优接收机在AWGN信道中仅损失3dB信噪比（SNR），在多径静态信道中损失1dB SNR。给出了发射机和接收机之间相位差的影响。观察到幅度不平衡引起的性能退化可忽略不计。基于双训练序列的接收机可以有效地补偿AWGN信道中的性能损失。由于多径提供的分集，不平衡对衰落信道中单比特接收机的影响很小。
引用
@article{arxiv.1202.6141,
title = {Monobit Digital Receivers for QPSK: Design, Analysis and Performance},
author = {Zhiyong Wang and Huarui Yin and Wenyi Zhang and Guo Wei},
journal= {arXiv preprint arXiv:1202.6141},
year = {2013}
}
备注
38 pages 10figures, accepted by TCOM