微处理器中故障冗余的混合层次识别
硬件体系结构
2019-07-30 v1
摘要
介绍了一种用于微处理器控制故障的、与高层实现无关的新型功能故障模型。该故障模型基于指令集，并被规定为一组由测试数据生成需满足的数据约束。我们表明，满足这些数据约束的高层测试足以保证检测所有非冗余的低层故障。本文提出了一种简单快速的基于仿真的方法来生成满足所提故障模型规定约束的测试数据，以及一种针对该故障模型和给定测试评估高层控制故障覆盖率的方法。给出了一种识别高层冗余故障的方法，并表明提供 100% 非冗余高层故障覆盖的测试也将保证 100% 非冗余 SAF 覆盖，而所有未被该测试覆盖的门级 SAF 被识别为冗余。针对微处理器执行部分测试生成的实验结果支持了本文所给出的结论。
引用
@article{arxiv.1907.12325,
title = {Mixed-level identification of fault redundancy in microprocessors},
author = {Adeboye Stephen Oyeniran and Raimund Ubar and Maksim Jenihhin and Cemil Cem Gursoy and Jaan Raik},
journal= {arXiv preprint arXiv:1907.12325},
year = {2019}
}
备注
2019 IEEE Latin American Test Symposium (LATS)