面向高吞吐与低功耗应用的神经网络逻辑电路设计
系统与控制
2023-09-20 v1 神经与进化计算
系统与控制
摘要
神经网络(NNs)已成功部署于多个领域。在神经网络中,需要执行大量乘加(MAC)运算。现有大多数数字硬件平台依赖并行MAC单元来加速这些MAC运算。然而,在给定面积约束下,此类平台中MAC单元的数量有限,因此必须复用MAC单元来执行神经网络中的MAC运算。相应地,生成分类结果的吞吐量不高,这阻碍了传统硬件平台在极高吞吐场景中的应用。此外,此类平台的功耗也较高,主要源于数据搬移。为克服该挑战,本文提出将神经网络中神经元处的所有运算(如MAC与ReLU)展平并以相应逻辑电路实现。为提升此类逻辑设计的吞吐并降低功耗,将权重值嵌入MAC单元以简化逻辑,从而减少MAC单元的延迟以及权重搬移带来的功耗。进一步采用重定时(retiming)技术提升神经网络逻辑电路的吞吐量。此外,我们提出一种硬件感知训练方法以缩减神经网络逻辑电路的面积。实验结果表明,所提逻辑设计在若干高吞吐应用中可实现高吞吐与低功耗。
引用
@article{arxiv.2309.10510,
title = {Logic Design of Neural Networks for High-Throughput and Low-Power Applications},
author = {Kangwei Xu and Grace Li Zhang and Ulf Schlichtmann and Bing Li},
journal= {arXiv preprint arXiv:2309.10510},
year = {2023}
}
备注
accepted by ASPDAC 2024